

MH2435 数据手册

MEGAHUNT

MEGAHUNT

北京兆讯恒达技术有限公司

版权所有 侵权必究

修订记录

日期	修订版本	描述	作者
2024-04-19	1.0.0	初稿完成	MEGAHUNT
2024-06-21	1.1.0	上传 QFN68 管脚定义	MEGAHUNT
2024-12-31	1.1.1	增加 GPIO 最大频率参数	MEGAHUNT
2025-04-17	1.2.0	补充 JPEG 解码、DMA2D 功能描述	MEGAHUNT
2025-05-28	1.2.1	增加 QFN88 封装 补充 LCD_TFT 控制器及对应电气参数	MEGAHUNT
2025-06-13	1.2.2	功能配置表增加 MIPI CSI	MEGAHUNT

目 录

1	芯片特性	1
1.1	料号信息	1
1.2	功能配置表	1
1.3	引脚定义	2
1.3.1	MH2435 引脚分布	2
1.3.1.1	QFN68	2
1.3.1.2	QFN88	3
1.3.2	MH2435 引脚定义	4
1.3.2.1	QFN68	4
1.3.2.2	QFN88	7
2	功能描述	10
2.1	DMA 控制器 (DMAC)	10
2.2	定时器和看门狗	10
2.2.1	高级控制定时器(TIM1/TIM8)	10
2.2.2	通用定时器(TIMx)	11
2.2.3	基本定时器 TIM6 和 TIM7	11
2.2.4	SysTick 定时器	11
2.2.5	独立看门狗	11
2.2.6	窗口看门狗	12
2.3	内部集成电路接口 I2C	12
2.4	通用同步/异步收发器 USART/UART	12
2.5	串行外设接口 SPI	12
2.6	内部集成音频 (I ² S)	13
2.7	安全数字输入/输出接口(SDIO)	13
2.8	支持专用 DMA 和 IEEE 1588 的以太网 MAC 接口	13
2.9	控制器区域网络(CAN)	14
2.10	OTG_FS	14
2.11	OTG_HS	14
2.12	通用输入/输出(GPIO)	15
2.13	模数转换器(ADC)	15
2.14	数模转换器(DAC)	15
2.15	DMA2D	15

2.16 LCD-TFT 控制器..... 16

3 电气特性.....17

3.1 绝对最大额定值 17

3.2 工作条件 17

3.2.1 推荐工作条件 17

3.2.2 上电和掉电时的工作条件 18

3.2.3 上电复位(POR)和掉电复位(PDR) 18

3.2.4 工作电流 19

3.2.5 外部时钟特性 21

3.2.6 内部时钟特性 21

3.2.7 GPIO 特性 22

3.2.8 NRST PIN 特性 24

3.2.9 USB 特性 25

3.2.10 ADC 特性 25

3.2.11 DAC 特性 26

4 封装尺寸..... 27

4.1 QFN68..... 27

4.2 QFN88..... 28

图索引

图 1-1 MH2435 QFN68 引脚分布3

图 1-2 MH2435 QFN88 引脚分布4

图 4-1 MH2435 QFN68 8MM*8MM 封装尺寸图28

图 4-2 MH2435 QFN88 10MM*10MM 封装尺寸图30

表索引

表 1-1 MH2435 料号信息.....	1
表 1-2 引脚定义表中使用的图例/缩略语.....	2
表 1-3 MH2435 QFN68 引脚定义.....	4
表 1-4 MH2435 QFN88 引脚定义.....	7
表 2-1 USART 的特性比较	12
表 3-1 绝对最大额定值	17
表 3-2 推荐工作条件	17
表 3-3 上电和掉电时的工作条件	18
表 3-4 内嵌复位和电源控制模块特性.....	18
表 3-5 VDD 电源功耗 ⁽¹⁾	20
表 3-6 VDD 电源功耗 ⁽²⁾	20
表 3-7 VBAT33 电源电流	20
表 3-8 外部高速时钟 (HSE)	21
表 3-9 外部低速时钟 (LSE)	21
表 3-10 内部高速时钟 (HSI)	21
表 3-11 内部低速时钟 (LSI).....	21
表 3-12 输入特性.....	22
表 3-13 输出电压.....	22
表 3-14 AC 特性 ⁽¹⁾	23
表 3-15 NRST PIN 特性.....	24
表 3-16 USB1 (全速) 特性.....	25
表 3-17 USB2 (高速) 特性.....	25
表 3-18 ADC1\2\3 IN0~15 特性.....	25
表 3-19 DAC 特性	26

MEGAHUNT

1 芯片特性

MH2435 芯片使用 32 位处理器, 240MHz 主频, 芯片内置硬件安全加密模块, 支持多种加密算法: DES/TDES、AES、RSA2048/3072/4096、ECC256/384/512/521、SHA160/224/256/384/512。

- ◆ 支持单周期乘法和硬件除法, 支持硬件浮点运算(FPU)
- ◆ USB2.0 全速 OTG 接口
- ◆ USB2.0 高速主机/设备接口 (480Mbps 内置 PHY)
- ◆ JPEG 硬解码
- ◆ DMA2D 加速器
- ◆ 百兆以太网控制器 ETH
- ◆ SDIO 接口
- ◆ RGB 接口

1.1 料号信息

表 1-1 MH2435 料号信息

料号	RAM	Flash	管脚定义
MH2435Q6MMH00	1MB	1MB	QFN68
MH2435Q8UZ000	1MB	NA	QFN88
MH2435Q8UZ0D0	9MB	NA	QFN88

1.2 功能配置表

料号		MH2435Q6MMH00	MH2435Q8UZ000	MH2435Q8UZ0D0
Flash(KB)		1024	NA	NA
RAM(KB)		1024	1024	1024+8192
定时器	高级	2	2	2
	通用	10	10	10
	基本	2	2	2
	Systick	1	1	1
	WDT	2	2	2
	RTC	1	NA	NA
通信接口	SPI	5	3	3
	Quad-SPI	1	1	1
	I2S	2	2	2
	I2C	3	3	3

	USART/UART	6	6	6
	USB HS	1	1	1
	USB FS	1	1	1
	CAN	2	2	2
	SDIO	1	1	1
	Ethernet	1	NA	NA
JPEG 硬解码		支持	支持	支持
RGB 接口		不支持	支持	支持
MIPI CSI		不支持	支持	支持
GPIO		54	66	66
ADC		3(18 通道)	3(15 通道)	3(15 通道)
DAC		2(2 通道)	2(2 通道)	2(2 通道)
封装形式		QFN68	QFN88	QFN88

1.3 引脚定义

表 1-2 引脚定义表中使用的图例/缩略语

名称	缩写	定义
引脚名称	除非在引脚名下面的括号中特别说明，复位期间和复位后的引脚功能与实际引脚名相同	
引脚类型	S	电源引脚
	I	仅输入引脚
	I/O	输入/ 输出引脚
I/O 结构	5VT	5V 容限 IO
	TTa	3.3V 容限 IO
	RST	配有弱上拉电阻的双向复位引脚
复用功能	通过 GPIOx_AFR 寄存器选择的功能	

1.3.1 MH2435 引脚分布

1.3.1.1 QFN68




图 1-1 MH2435 QFN68 引脚分布

1.3.1.2 QFN88




图 1-2 MH2435 QFN88 引脚分布

1.3.2 MH2435 引脚定义

1.3.2.1 QFN68

表 1-3 MH2435 QFN68 引脚定义

Pin Number	Pin Name (function after reset)	Pin Type	IO Level	Alternate functions	Power domain	Additional functions
QFN68						
1	PE2	I/O	5VT	Quad-SPI_DATA3, SPI4_SCK	VDD33	
2	PE3	I/O	5VT	Quad-SPI_DATA2	VDD33	
3	VDD11	S	-	-	-	外接 1uF 电容
4	VBAT33	S	-		VBAT33	
5	LSE_XO				VBAT33	XTAL32K XO
6	LSE_XI				VBAT33	XTAL32K XI
7	VDD33	S	-	-	VDD33	-
8	PF6	I/O	5VT	Quad-SPI_CSN, TIM10_CH1, SPI5_NSS, UART7_RX	VDD33	ADC3_IN4
9	PF7	I/O	5VT	Quad-SPI_SCK, TIM11_CH1, SPI5_SCK, UART7_TX	VDD33	ADC3_IN5

10	PF8	I/O	5VT	Quad-SPI_DATA1, SPI5_MISO, TIM13_CH1	VDD33	ADC3_IN6
11	PF9	I/O	5VT	Quad-SPI_DATA0, SPI5_MOSI, TIM14_CH1	VDD33	ADC3_IN7
12	PH0-OSC_IN (PH0)	I/O	5VT		VDD33	OSC_IN
13	PH1-OSC_OUT (PH1)	I/O	5VT		VDD33	OSC_OUT
14	PC0	I/O	5VT	FS_Drv_VBUS		ADC123_IN10
15	PC1	I/O	5VT	SPI2_MOSI/I2S2_SD, SPI3_MOSI/I2S3_SD, ETH_MDC	VDD33	ADC123_IN11
16	VSS	S	-	-		-
17	VDD33	S	-	-		-
18	NRST	I/O	RST	-	-	
19	PA0	I/O	5VT	TIM2_CH1/TIM2_ETR, TIM5_CH1, TIM8_ETR, USART2_CTS, UART4_TX	VDD33	ADC123_IN0
20	PA1	I/O	5VT	TIM2_CH2, TIM5_CH2, SPI4_MOSI, USART2_RTS, UART4_RX, ETH_RMII_REF_CLK	VDD33	ADC123_IN1
21	PA2	I/O	5VT	TIM2_CH3, TIM5_CH3, TIM9_CH1, USART2_TX, ETH_MDIO	VDD33	ADC123_IN2
22	PA3	I/O	5VT	TIM2_CH4, TIM5_CH4, TIM9_CH2, USART2_RX, UART4_RX	VDD33	ADC123_IN3
23	PA4	I/O	TTa	SPI1_NSS, SPI3_NSS/I2S3_WS, USART2_CK	VDD33	ADC12_IN4, DAC_OUT1
24	PA5	I/O	TTa	TIM2_CH1/TIM2_ETR, TIM8_CH1N, SPI1_SCK	VDD33	ADC12_IN5, DAC_OUT2
25	PA6	I/O	5VT	TIM1_BKIN, TIM3_CH1, TIM8_BKIN, SPI1_MISO, TIM13_CH1, SDIO_CMD	VDD33	ADC12_IN6
26	PA7	I/O	5VT	TIM1_CH1N, TIM3_CH2, TIM8_CH1N, SPI1_MOSI, TIM14_CH1, ETH_RMII_CRS_DV	VDD33	ADC12_IN7
27	PC4	I/O	5VT	I2C1_SCL, ETH_RMII_RXD0	VDD33	ADC12_IN14
28	PC5	I/O	5VT	I2C1_SDA, USART3_RX, ETH_RMII_RXD1	VDD33	ADC12_IN15
29	PB0	I/O	5VT	TIM1_CH2N, TIM3_CH3, TIM8_CH2N, SPI3_MOSI/I2S3_SD, SDIO_D1	VDD33	ADC12_IN8
30	PB1	I/O	5VT	TIM1_CH3N, TIM3_CH4, TIM8_CH3N, SDIO_D2	VDD33	ADC12_IN9
31	PB2	I/O	5VT	TIM2_CH4, SPI3_MOSI/I2S3_SD, SDIO_CK	VDD33	
32	PB10	I/O	5VT	TIM2_CH3, I2C2_SCL, SPI2_SCK/I2S2_CK, USART3_TX	VDD33	
33	PB11	I/O	5VT	TIM2_CH4, I2C2_SDA, SPI2_MOSI/I2S2_SD, USART3_RX, ETH_RMII_TX_EN	VDD33	
34	PB12	I/O	5VT	TIM1_BKIN, I2C2_SMBA, SPI2_NSS/I2S2_WS, SPI4_NSS, USART3_CK, CAN2_RX, ETH_RMII_TXD0, OTG_HS_ID	VDD33	
35	PB13	I/O	5VT	TIM1_CH1N, SPI2_SCK/I2S2_CK, SPI4_SCK, USART3_CTS, CAN2_TX, ETH_RMII_TXD1	VDD33	
36	PB14	I/O	5VT	CLK_EXT, TIM1_CH2N, TIM8_CH2N, SPI2_MISO, I2S2ext_SD, USART3_RTS, TIM12_CH1, ETH_RMII_CRS_DV	VDD33	
37	PB15	I/O	5VT	TIM1_CH3N, TIM8_CH3N, SPI2_MOSI/I2S2_SD, TIM12_CH2	VDD33	
38	PC6	I/O	5VT	TIM3_CH1, TIM8_CH1, I2S2_MCK, USART6_TX	VDD33	
39	PC7	I/O	5VT	TIM3_CH2, TIM8_CH2, SPI2_SCK/ I2S2_CK, I2S3_MCK, USART6_RX	VDD33	

40	PC8	I/O	5VT	TIM3_CH3, TIM8_CH3, USART6_CK	VDD33	
41	PC9	I/O	5VT	MCO2, TIM3_CH4, TIM8_CH4, I2C3_SDA, I2S_CKIN, SDIO_D1	VDD33	
42	PA8	I/O	5VT	MCO1, TIM1_CH1, I2C3_SCL, USART1_CK, OTG_FS_SOF, SDIO_D1	VDD33	
43	PE11	I/O	5VT	TIM1_CH2, SPI4_NSS, SPI5_NSS, USART2_RTS	VDD33	
44	PE12	I/O	5VT	TIM1_CH3N, SPI4_SCK, SPI5_SCK, USART2_CK	VDD33	
45	PE13	I/O	5VT	TIM1_CH3, SPI4_MISO, SPI5_MISO, USART2_RX	VDD33	
46	PE14	I/O	5VT	TIM1_CH4, SPI4_MOSI, SPI5_MOSI, USART2_TX	VDD33	
47	PC13			CLK_EXT, HS_DRV_VBUS	VDD33	
48	VDD25	S	-	-		外接 1uF 电容
49	VDD33	S	-	-		-
50	HS_USB_VBUS					
51	HS_USB_DP					
52	HS_USB_DM					
53	PA9	I/O	5VT	TIM1_CH2, I2C3_SMBA, SPI2_SCK/I2S2_CK, USART1_TX, OTG_FS_VBUS, SDIO_D2	VDD33	
54	PA10	I/O	5VT	TIM1_CH3, SPI2_NSS/I2S2_WS, USART1_RX, OTG_FS_ID	VDD33	
55	PA11	I/O	5VT	TIM1_CH4, SPI2_MISO, SPI4_MISO, USART1_CTS, USART6_TX, CAN1_RX, OTG_FS_DM	VDD33	
56	PA12	I/O	5VT	TIM1_ETR, SPI2_MOSI/I2S2_SD, USART1_RTS, USART6_RX, CAN1_TX, OTG_FS_DP	VDD33	
57	VDD33	S	-	-		-
58	PA13 (JTMS SWDIO)	I/O	5VT	JTMS-SWDIO, USART1_TX	VDD33	
59	PC10	I/O	5VT	SPI3_SCK/I2S3_CK, USART3_TX, UART4_TX, SDIO_D2	VDD33	
60	PC11	I/O	5VT	I2S3ext_SD, SPI3_MISO, USART3_RX, UART4_RX, SDIO_D3	VDD33	
61	PA14 (JTCK SWCLK)	I/O	5VT	JTCK-SWCLK, USART1_RX	VDD33	
62	PD2	I/O	5VT	TIM3_ETR, SDIO_CMD	VDD33	
63	PB3	I/O	5VT	JTDO/TRACESWO, TIM2_CH2, SPI1_SCK, SPI3_SCK/I2S3_CK, USART1_RX, I2C2_SDA	VDD33	
64	PB4	I/O	5VT	NJTRST, TIM3_CH1, SPI1_MISO, SPI3_MISO, I2S3ext_SD, I2C3_SDA, SDIO_D0	VDD33	
65	PB6	I/O	5VT	TIM4_CH1, I2C1_SCL, USART1_TX, CAN2_TX	VDD33	
66	PB7	I/O	5VT	TIM4_CH2, I2C1_SDA, USART1_RX	VDD33	
67	PB8	I/O	5VT	TIM2_CH1/TIM2_ETR, TIM4_CH3, TIM10_CH1, I2C1_SCL, CAN1_RX	VDD33	
68	PB9	I/O	5VT	TIM2_CH2, TIM4_CH4, TIM11_CH1, I2C1_SDA, SPI2_NSS/I2S2_WS, CAN1_TX	VDD33	

1.3.2.2 QFN88

表 1-4 MH2435 QFN88 引脚定义

Pin Number QFN88	Pin Name (function after reset)	Pin Type	IO Level	Alternate functions	Power domain	Additional functions
1	PI6	I/O	5VT	TIM8_CH2, Quad-SPI_D2, LCD_B6	VDD33	
2	PI7	I/O	5VT	TIM8_CH3, Quad-SPI_D3, LCD_B7	VDD33	
3	PG6	I/O	5VT	Quad-SPI_SCK, LCD_R7	VDD33	
4	PG7	I/O	5VT	Quad-SPI_CSN, USART6_CK, LCD_CLK	VDD33	
5	PI9	I/O	5VT	Quad-SPI_SCK, CAN1_RX, LCD_VSYNC	VDD33	
6	PI10	I/O	5VT	Quad-SPI_CSN, LCD_DE, LCD_HSYNC	VDD33	
7	VDD11	S	-	-	-	外接 1uF 电容
8	QSPL_CSN				VDD33	
9	QSPL_DATA1				VDD33	
10	QSPL_DATA2				VDD33	
11	VDD33	S	-	-	VDD33	-
12	PF6	I/O	5VT	Quad-SPI_CSN, TIM10_CH1, UART7_RX	VDD33	ADC3_IN4
13	PF7	I/O	5VT	Quad-SPI_SCK, TIM11_CH1, UART7_TX	VDD33	ADC3_IN5
14	PF10	I/O	5VT	LCD_DE	VDD33	ADC3_IN8
15	PH0-OSC_IN (PH0)	I/O	5VT		VDD33	OSC_IN
16	PH1-OSC_OUT (PH1)	I/O	5VT		VDD33	OSC_OUT
17	PC0	I/O	5VT	FS_DRV_VBUS, LTDC_R5		ADC123_IN10
18	PC1	I/O	5VT	SPI2_MOSI/I2S2_SD, SPI3_MOSI/I2S3_SD	VDD33	ADC123_IN11
19	VSS	S	-	-		-
20	VDD33	S	-	-		-
21	NRST	I/O	RST	-	-	复位管脚, 低有效
22	PA1	I/O	5VT	TIM2_CH2, TIM5_CH2, SPI4_MOSI, USART2_RTS, UART4_RX, LCD_R2	VDD33	ADC123_IN1
23	PA0	I/O	5VT	TIM2_CH1/TIM2_ETR, TIM5_CH1, TIM8_ETR, USART2_CTS, UART4_TX	VDD33	ADC123_IN0
24	PA2	I/O	5VT	TIM2_CH3, TIM5_CH3, TIM9_CH1, USART2_TX, LCD_R1	VDD33	ADC123_IN2
25	PA3	I/O	5VT	TIM2_CH4, TIM5_CH4, TIM9_CH2, USART2_RX, UART4_RX, LCD_B2, LCD_B5	VDD33	ADC123_IN3
26	PA4	I/O	TTa	SPI1_NSS, SPI3_NSS/I2S3_WS, USART2_CK, LCD_VSYNC	VDD33	ADC12_IN4, DAC_OUT1
27	PA5	I/O	TTa	TIM2_CH1/TIM2_ETR, TIM8_CH1N, SPI1_SCK, LTDC_B4, LTDC_R4	VDD33	ADC12_IN5, DAC_OUT2
28	PA6	I/O	5VT	TIM1_BKIN, TIM3_CH1, TIM8_BKIN, SPI1_MISO, TIM13_CH1, SDIO_CMD, LTDC_G2	VDD33	ADC12_IN6
29	PA7	I/O	5VT	TIM1_CH1N, TIM3_CH2, TIM8_CH1N, SPI1_MOSI, TIM14_CH1	VDD33	ADC12_IN7
30	PB0	I/O	5VT	TIM1_CH2N, TIM3_CH3, TIM8_CH2N, SPI3_MOSI/I2S3_SD, LCD_R3, SDIO_D1, LCD_G1	VDD33	ADC12_IN8
31	PB1	I/O	5VT	TIM1_CH3N, TIM3_CH4, TIM8_CH3N, LCD_R6, SDIO_D2, LCD_G0	VDD33	ADC12_IN9

32	PB2	I/O	5VT	TIM2_CH4, SPI3_MOSI/I2S3_SD, SDIO_CK	VDD33	
33	PB10	I/O	5VT	TIM2_CH3, I2C2_SCL, SPI2_SCK/I2S2_CK, USART3_TX, LCD_G4	VDD33	
34	PB11	I/O	5VT	TIM2_CH4, I2C2_SDA, SPI2_MOSI/I2S2_SD, USART3_RX, LCD_TE, LCD_G5	VDD33	
35	PH6	I/O	5VT	I2C2_SMBA, TIM12_CH1, LCD_R1	VDD33	
36	PH8	I/O	5VT	I2C3_SDA, LCD_R2	VDD33	
37	PH9	I/O	5VT	I2C3_SMBA, TIM12_CH2, LCD_R3	VDD33	
38	PH10	I/O	5VT	TIM5_CH1, LCD_R4	VDD33	
39	PH11	I/O	5VT	TIM5_CH2, LCD_R5	VDD33	
40	PH12	I/O	5VT	TIM5_CH3, LCD_R6	VDD33	
41	PB12	I/O	5VT	TIM1_BKIN, I2C2_SMBA, SPI2_NSS/I2S2_WS, SPI4_NSS, USART3_CK, CAN2_RX, OTG_HS_ID	VDD33	
42	PB13	I/O	5VT	TIM1_CH1N, SPI2_SCK/I2S2_CK, SPI4_SCK, USART3_CTS, CAN2_TX	VDD33	
43	PB14	I/O	5VT	CLK_EXT, TIM1_CH2N, TIM8_CH2N, SPI2_MISO, I2S2ext_SD, USART3_RTS, TIM12_CH1	VDD33	
44	PB15	I/O	5VT	TIM1_CH3N, Quad-SPI_D2, TIM8_CH3N, SPI2_MOSI/I2S2_SD, TIM12_CH2	VDD33	
45	PC6	I/O	5VT	TIM3_CH1, TIM8_CH1, I2S2_MCK, USART6_TX, LTDC_HSYNC	VDD33	
46	PC7	I/O	5VT	TIM3_CH2, TIM8_CH2, SPI2_SCK/I2S2_CK, I2S3_MCK, USART6_RX, LTDC_G6	VDD33	
47	PA8	I/O	5VT	MCO1, TIM1_CH1, I2C3_SCL, USART1_CK, OTG_FS_SOF, SDIO_D1, LCD_R6	VDD33	
48	PH13	I/O	5VT	TIM8_CH1N, CAN1_TX, LCD_G2	VDD33	
49	PH14	I/O	5VT	TIM8_CH2N, LCD_G3	VDD33	
50	PH15	I/O	5VT	TIM8_CH3N, LCD_G4	VDD33	
51	PI0	I/O	5VT	TIM5_CH4, SPI2_NSS/I2S2_WS, LCD_G5	VDD33	
52	PI1	I/O	5VT	SPI2_SCK/I2S2_CK, LCD_G6	VDD33	
53	PI2	I/O	5VT	TIM8_CH4, SPI2_MISO, I2S2ext_SD, LCD_G7	VDD33	
54	PC13	I/O	5VT	CLK_EXT, HS_Drv_VBUS	VDD33	
55	VDD25	S	-	-		外接 1uF 电容
56	VDD33	S	-	-		-
57	HS_USB_VBUS					
58	HS_USB_DP					
59	HS_USB_DM					
60	CSI_DATAN0					
61	CSI_DATA_P0					
62	CSI_AVDD					
63	CSI_CLKP					
64	CSI_CLKN					
65	PA9	I/O	5VT	TIM1_CH2, I2C3_SMBA, SPI2_SCK/I2S2_CK, USART1_TX, OTG_FS_VBUS, SDIO_D2	VDD33	

66	PA10	I/O	5VT	TIM1_CH3, SPI2_NSS/I2S2_WS, USART1_RX, OTG_FS_ID	VDD33	
67	QSPL_DATA0				VDD33	
68	PA11	I/O	5VT	TIM1_CH4, SPI2_MISO, SPI4_MISO, USART1_CTS, USART6_TX, CAN1_RX, OTG_FS_DM, LCD_R4	VDD33	
69	QSPL_CLK				VDD33	
70	PA12	I/O	5VT	TIM1_ETR, SPI2_MOSI/I2S2_SD, USART1_RTS, USART6_RX, CAN1_TX, OTG_FS_DP, LCD_R5	VDD33	
71	QSPL_DATA3				VDD33	
72	VDD33	S	-	-		-
73	PA13 (JTMS SWDIO)	I/O	5VT	JTMS-SWDIO, USART1_TX	VDD33	
74	PC11	I/O	5VT	I2S3ext_SD, SPI3_MISO, USART3_RX, UART4_RX, SDIO_D3	VDD33	
75	PA14 (JTCK SWCLK)	I/O	5VT	JTCK-SWCLK, USART1_RX	VDD33	
76	PD2	I/O	5VT	TIM3_ETR, SDIO_CMD	VDD33	
77	PG10	I/O	5VT	LCD_G3, LCD_B2	VDD33	
78	PG11	I/O	5VT	SPI4_SCK, LCD_B3		
79	PG12	I/O	5VT	SPI4_MISO, USART6_RTS, LCD_B4, LCD_B1	VDD33	
80	PG13	I/O	5VT	SPI4_MOSI, USART6_CTS, LCD_R0	VDD33	
81	PG14	I/O	5VT	SPI4_NSS, USART6_TX, LCD_B0	VDD33	
82	PB4	I/O	5VT	NJTRST, TIM3_CH1, SPI1_MISO, SPI3_MISO, I2S3ext_SD, I2C3_SDA, SDIO_D0	VDD33	
83	PB6	I/O	5VT	TIM4_CH1, I2C1_SCL, USART1_TX, CAN2_TX	VDD33	
84	PB8	I/O	5VT	TIM2_CH1, TIM2_ETR, TIM4_CH3, TIM10_CH1, I2C1_SCL, CAN1_RX, LTDC_B6	VDD33	
85	PB7	I/O	5VT	TIM4_CH2, I2C1_SDA, USART1_RX	VDD33	
86	PB9	I/O	5VT	TIM2_CH2, TIM4_CH4, TIM11_CH1, I2C1_SDA, SPI2_NSS/I2S2_WS, CAN1_TX, LTDC_B7	VDD33	
87	PI4	I/O	5VT	TIM8_BKIN, Quad-SPI_D0, LCD_B4	VDD33	
88	PI5	I/O	5VT	TIM8_CH1, Quad-SPI_D1, LCD_B5	VDD33	

2 功能描述

2.1 DMA控制器 (DMAC)

具有 2 个通用双端口 DMA(DMA1 和 DMA2), 每个都有 8 个流。能够管理存储器到存储器、外设到存储器、存储器到外设的传输。具有用于 APB/AHB 外设的专用 FIFO, 支持突发传输。

两个 DMA 控制器支持循环缓冲区管理, 当控制器到达缓冲区末尾时, 无需专门代码。DMA 控制器还有双缓冲特性, 可自动使用和切换两个存储器缓冲, 而不需要特殊代码。

每个数据流都与专用的硬件 DMA 请求相连, 同时支持软件触发。通过软件进行相关配置, 并且数据源和数据目标之间传输的数据量不受限制。

DMA 可与下列主要外设共同使用:

- ◆ SPI, I2S
- ◆ I2C
- ◆ USART
- ◆ TIMx
- ◆ DAC
- ◆ SDIO
- ◆ ADC
- ◆ HSPI

2.2 定时器和看门狗

2.2.1 高级控制定时器(TIM1/TIM8)

高级控制定时器(TIM1、TIM8)可被看作是在 6 个通道上复用的三相 PWM 发生器。它们具有带可编程插入死区的互补 PWM 输出。它们也可看作一个完整的通用定时器。4 个独立通道可以用于:

- ◆ 输入捕获
- ◆ 输出比较
- ◆ PWM 生成(边沿或中心对齐模式)
- ◆ 单脉冲模式输出

如果配置为标准 16 位定时器, 则功能与通用 TIMx 定时器相同。如果配置为 16 位 PWM 发生器, 则具有完整的调制能力(0-100%)。

高级控制定时器可通过定时器链接功能与 TIMx 定时器协同工作, 提供同步或事件链接功能。

TIM1 和 TIM8 支持生成独立的 DMA 请求。

2.2.2 通用定时器(TIMx)

芯片内置有 10 个同步通用定时器。

➤ TIM2、TIM3、TIM4 和 TIM5

TIM2 和 TIM5 定时器基于一个 32 位自动重载递增/递减计数器和一个 16 位预分频器。TIM3 和 TIM4 定时器基于一个 16 位自动重载递增/递减计数器和一个 16 位预分频器。它们都具有 4 个独立通道，用于输入捕获/输出比较、PWM、单脉冲模式输出。

TIM2、TIM3、TIM4、TIM5 通用定时器可共同工作，或通过定时器链特性与其它通用定时器和高级控制定时器 TIM1 和 TIM8 共同工作以实现同步或事件链接。

任何通用定时器都可用于产生 PWM 输出。

TIM2、TIM3、TIM4、TIM5 都可生成独立的 DMA 请求。它们能够处理正交(增量)编码器信号，也能处理 1 到 4 个霍尔效应传感器的数字输出。

➤ TIM9、TIM10、TIM11、TIM12、TIM13、TIM14

这些定时器基于一个 16 位自动重载递增计数器和一个 16 位预分频器。其中 TIM10、TIM11、TIM13、TIM14 具有一个独立的通道，而 TIM9 和 TIM12 具有两个独立的通道，用于输入捕获/输出比较、PWM、单脉冲模式输出。它们可与 TIM2、TIM3、TIM4、TIM5 全功能通用定时器同步，也可用作简单时基。

2.2.3 基本定时器 TIM6 和 TIM7

这些定时器主要用于生成 DAC 触发信号和波形。也可用作通用 16 位时基。

TIM6 和 TIM7 支持生成独立的 DMA 请求。

2.2.4 SysTick 定时器

此定时器专用于实时操作系统，但也可用作标准递减计数器。具有以下特性：

- ◆ 24 位递减计数器
- ◆ 自动重载功能
- ◆ 当计数器计为 0 时，产生可屏蔽系统中断
- ◆ 可编程时钟源

2.2.5 独立看门狗

独立看门狗基于 12 位递减计数器和 8 位预分频器。它由独立的 32KHz 内部 RC 提供时钟；

由于内部 RC 独立于主时钟，因此它可在停机和待机模式下工作。它既可用于看门狗，在发生问题时复位器件，也可用作自由运行的定时器，以便为应用程序提供超时管理。

2.2.6 窗口看门狗

窗口看门狗基于可设置为自由运行的 7 位递减计数器。它可以作为看门狗以在发生问题时复位器件。它由主时钟驱动。具有早期警告中断功能，并且计数器可在调试模式下被冻结。

2.3 内部集成电路接口I2C

3 路 I²C 总线接口可以在多主模式或从模式下工作。可支持标准(最高 100KHz) 和快速 (最高 400KHz)模式。该接口支持 7/10 位寻址模式和 7 位双寻址模式(从模式下)。其中内置了硬件 CRC 生成/校验功能。

该接口可以使用 DMA 并且支持 SMBus 2.0/PMBus。

2.4 通用同步/异步收发器USART/UART

芯片集成 4 路通用同步/异步收发器(USART1、USART2、USART3、USART6)和 2 路通用异步收发器(UART4、UART7)。

其中 USART1、USART2、USART3、USART6 还提供了 CTS 和 RTS 信号的硬件管理、智能卡模式(符合 ISO 7816)，所有接口均可使用 DMA 控制器。

表 2-1 USART 的特性比较

USART 名称	RTS/CTS	LIN	irDA	ISO7816	最大波特率/Mbps (16 倍过采样)	最大波特率/Mbps (8 倍过采样)	APB 映射
USART1	√	√	√	√	3.75	7.5	APB2(最大 60MHz)
USART2	√	√	√	√	3.75	7.5	APB1(最大 60MHz)
USART3	√	√	√	√	3.75	7.5	APB2(最大 60MHz)
UART4		√	√		3.75	7.5	APB1(最大 60MHz)
USART6	√	√	√	√	3.75	7.5	APB1(最大 60MHz)
UART7		√	√		3.75	7.5	APB1(最大 60MHz)

2.5 串行外设接口SPI

集成 5 路 SPI, 支持主从模式、全双工和单工通信模式。5 路 SPI 的通信速率均可高达 30MHz。

- ◆ 3 位预分频器可产生 8 种主模式频率

- ◆ 帧可配置为 8 位或 16 位
- ◆ 硬件 CRC 生成/校验
- ◆ 所有 SPI 均可使用 DMA 控制器

2.6 内部集成音频 (I²S)

可使用 2 个标准 I2S 接口(与 SPI2 和 SPI3 复用)。可工作于主或从模式, 全双工和单工通信模式, 可配置为 16/32 位分辨率的输入或输出通道工作。支持的音频采样频率为 8KHz 到 192KHz。当其中一个或两个 I2S 接口配置为主模式时, 主时钟将以 256 倍采样频率输出 到外部 DAC/CODEC。

所有 I2S 均可使用 DMA 控制器。

2.7 安全数字输入/输出接口(SDIO)

提供了 SD/SDIO/MMC 主机接口, 它支持多媒体卡系统规范版本 4.2 中两种不同的数据总线模式: 1 位(默认)和 4 位。

- ◆ 数据传输速率可达 48 MHz, 符合 SD 存储卡规范版本 2.0。
- ◆ 支持 SDIO 卡规范版本 2.0 中两种不同的数据总线模式: 1 位(默认)和 4 位。
- ◆ 只支持一个 SD/SDIO/MMC4.2 卡, 可支持多个 MMC4.1 或之前版本的卡。
- ◆ 除 SD/SDIO/MMC 外, 该接口完全符合 CE-ATA 数字协议版本 1.1。

2.8 支持专用DMA和IEEE 1588的以太网MAC接口

集成与 IEEE-802.3-2002 兼容的介质访问控制器(MAC), 通过精简介质独立接口(RMII)进行以太网 LAN 通信。微控制器需要外部物理接口器件 (PHY)以连接到物理 LAN 总线(双绞线、光纤等)。PHY 连至器件的 RMII 端口, 并可使用微控制器的 25 MHz 时钟。具有以下特性:

- ◆ 支持 10Mbit/s 和 100Mbit/s 速率
- ◆ 具有专用的 DMA 控制器, 可在专用 SRAM 和描述符之间高速传输
- ◆ 支持标记 MAC 帧(支持 VLAN)
- ◆ 半双工(CSMA/CD)和全双工工作
- ◆ 支持 MAC 控制子层(控制帧)
- ◆ 32 位 CRC 的生成和去除
- ◆ 物理和多播地址的多种地址过滤模式(多播和群组地址)
- ◆ 每个发送和接收帧的 32 位状态码
- ◆ 内部 FIFO 可缓存发送和接收帧。发送 FIFO 和接收 FIFO 都为 2KB
- ◆ 支持符合 IEEE 1588 2008 (PTP V2)的硬件 PTP(精密时间协议), 时间戳比较器连至 TIM2

输入

- ◆ 系统时间大于目标时间时触发中断

2.9 控制器区域网络(CAN)

内置两路 CAN，符合 2.0A 和 B（有源）规范，比特率高达 1Mbit/s。可以接收和发送具有 11 位标识符的标准帧以及具有 29 位标识符的扩展帧。每路 CAN 有 3 个传输邮箱、2 个带 3 级的接收 FIFOs 和 28 个共享的可扩展滤波器组。

2.10 OTG_FS

内置一路集成了收发器的 USB OTG 全速器件/主机/OTG 外设。USB OTG FS 外设与 USB 2.0 规范和 OTG 1.0 规范兼容。它具有可由软件配置的端点设置，并支持挂起/恢复功能。具有以下特点：

- ◆ 具有动态 FIFO 大小的 1.25KB 组合 RX 和 TX FIFO 大小
- ◆ 支持会话请求协议（SRP）和主机协商协议（HNP）
- ◆ 4 个双向端点
- ◆ 具有周期性 OUT 支持的 8 个主机通道
- ◆ 可配置为 OTG1.3 和 OTG2.0 操作模式的软件
- ◆ 内部 FS OTG PHY 支持
- ◆ HNP/SNP/IP 内部（不需要任何外部电阻器）
- ◆ 对于 OTG/主机模式，如果连接了总线供电的设备，则需要一个电源开关

2.11 OTG_HS

内置一路 USB OTG 高速(高达 480 Mb/s)的器件/主机/OTG 外设。USB OTG HS 支持全速和高速工作。集成的收发器可用于全速工作(12 MB/s)和高速工作(480 MB/s)。

USB OTG HS 外设与 USB 2.0 规范和 OTG 1.0 规范兼容。它具有可由软件配置的端点设置，并支持挂起/恢复功能。具有以下特点：

- ◆ 具有动态 FIFO 大小的 4KB 组合 Rx 和 Tx FIFO 大小
- ◆ 支持会话请求协议（SRP）和主机协商协议（HNP）
- ◆ 6 个双向端点
- ◆ 12 个主机通道，支持周期性 OUT
- ◆ 支持内部 FS/HS OTG PHY
- ◆ 内部 USB DMA
- ◆ 内有 HNP/SNP/IP（不需要任何外部电阻器）

- ◆ 对于 OTG/ 主机模式，当连接总线供电器件时需要电源开关

2.12 通用输入/输出(GPIO)

每个 GPIO 引脚都可以由软件配置为输出(推挽或开漏、带或不带上拉/下拉)、输入(浮空、带或不带上拉/下拉)或外设复用功能。大多数 GPIO 引脚都具有数字或模拟复用功能。

所有 GPIO 都有大电流的功能，具有速度选择以更好地管理内部噪声、功耗、电磁辐射。

如果需要，可在特定序列后锁定 I/O 配置，以避免对 I/O 寄存器执行意外写操作。

2.13 模数转换器(ADC)

集成 3 路 12 位模数转换器(ADC)，每个 ADC 可共享多达 16 个外部通道，在单发或扫描模式下执行转换。在扫描模式下，将对一组选定的模拟输入执行自动转换。ADC 支持：

- ◆ 同步采样和保持
- ◆ 交叉采样和保持

ADC 可以使用 DMA 控制器。利用模拟看门狗功能，可以非常精确地监视一路、多路或所有选定通道的转换电压。当转换电压超出编程的阈值时，将产生中断。

可由 TIM1、TIM2、TIM3、TIM4、TIM5、TIM8 定时器的任何一个触发 ADC。

2.14 数模转换器(DAC)

集成 2 路 12 位缓冲 DAC 通道可用于将数字信号转换为模拟电压信号输出。

该接口支持以下功能：

- ◆ 8 位或 10 位单调输出
- ◆ 12 位模式下数据采用左对齐或右对齐
- ◆ 同步更新功能
- ◆ 生成噪声波
- ◆ 生成三角波
- ◆ 具有 DMA 功能
- ◆ 通过外部触发信号进行转换

2.15 DMA2D

DMA2D 是一款图形加速器，可提供高级的位渲染、行数据拷贝和像素格式转换。它支持以下功能：

- ◆ 使用固定颜色进行矩形填充
- ◆ 矩形拷贝
- ◆ 具有像素格式转换的矩形拷贝
- ◆ 具有像素格式转换的矩形合成
- ◆ 支持多种图片格式编码，内置专用的存储颜色查找表

所有操作不依赖 CPU 或 DMA

2.16 LCD-TFT控制器

LCD-TFT 显示控制器提供 24 位并行数字 RGB(红、绿、蓝)并将所有信号直接传输到广泛的 LCD 和 TFT 面板，最高可达 1280x800 分辨率，具有以下功能：

- ◆ 2 个显示层，带有专用 FIFO(FIFO 深度 64x32 位)
- ◆ 颜色查找表(CLUT)，每层最多 256 种颜色(256x24 位)
- ◆ 每层最多可选择 8 种输入颜色格式
- ◆ 使用 alpha 值在两层之间灵活混合(每像素或常量)
- ◆ 每层的灵活可编程参数
- ◆ 颜色关键帧(透明度颜色)

3 电气特性

3.1 绝对最大额定值

超出下表绝对最大额定值的绝对最大值可能导致器件永久性损坏,这里只是给出能承受的最大载荷,并不意味在此条件下器件的功能性操作无误。器件长期工作在最大值条件下会影响器件的可靠性。

表 3-1 绝对最大额定值

符号	描 述	最小值	最大值	单 位
$V_{DD}-V_{SS}$	外部主供电电压 ⁽¹⁾	-0.3	4.2	V
V_{IN}	在5VT引脚容忍的输入电压	$V_{SS}-0.3$	$V_{DD}+4.0$	
	在其它引脚上的输入电压	$V_{SS}-0.3$	4.2	
$ \Delta V_{DDx} $	不同供电引脚之间的电压差	—	50	mV
$ V_{SSx}-V_{SS} $	不同接地引脚之间的电压差	—	50	
T_{STG}	储存温度范围	-55	150	°C
T_J	最大结温度	125		°C
HBM	人体静电	± 4000		V

(1) 包含VDD33、VBAT33

3.2 工作条件

3.2.1 推荐工作条件

表 3-2 推荐工作条件

符号	描述	条件	最小值	典型值	最大值	单 位
f_{HCLK}	内部AHB时钟频率	—		120	132	MHz
f_{PCLK1}	内部APB1时钟频率	—		60	66	
f_{PCLK2}	内部APB2时钟频率	—		60	66	
VDD33	标准工作电压	—	2.7	3.3	3.6	V
VBAT33	备份部分工作电压		2	3	3.6	V

T_A	环境温度	—	-40	—	85	°C
-------	------	---	-----	---	----	----

3.2.2 上电和掉电时的工作条件

除非特别说明, 下表中给出的参数是使用推荐工作条件列出的电源引脚典型值供电电压和环境温度下测量得出。

表 3-3 上电和掉电时的工作条件

符号	描述	条件	最小值	最大值	单位
t_{VDD}	VDD33上升速率	—	30	∞	us/V
	VDD33下降速度		30	∞	

3.2.3 上电复位(POR)和掉电复位(PDR)

除非特别说明, 下表中给出的参数是使用推荐工作条件列出的电源引脚典型值供电电压和环境温度下测量得出。

表 3-4 内嵌复位和电源控制模块特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{PVD}	可编程的电压检测器的电平选择 ⁽¹⁾	PLS[2:0]=000 (上升沿)	2.6	2.62	2.69	V
		PLS[2:0]=000 (下降沿)	2.46	2.51	2.57	V
		PLS[2:0]=001 (上升沿)	2.62	2.65	2.7	V
		PLS[2:0]=001 (下降沿)	2.5	2.54	2.58	V
		PLS[2:0]=010 (上升沿)	2.65	2.68	2.74	V
		PLS[2:0]=010 (下降沿)	2.53	2.58	2.62	V
		PLS[2:0]=011 (上升沿)	2.61	2.71	2.78	V

		PLS[2:0]=011 (下降沿)	2.55	2.6	2.65	V
		PLS[2:0]=100 (上升沿)	2.66	2.75	2.81	V
		PLS[2:0]=100 (下降沿)	2.6	2.64	2.68	V
		PLS[2:0]=101 (上升沿)	2.76	2.85	2.97	V
		PLS[2:0]=101 (下降沿)	2.74	2.8	2.84	V
		PLS[2:0]=110 (上升沿)	2.94	3.01	3.07	V
		PLS[2:0]=110 (下降沿)	2.83	2.9	2.94	V
		PLS[2:0]=111 (上升沿)	3.03	3.12	2.19	V
		PLS[2:0]=111 (下降沿)	2.94	3.02	3.06	V
$V_{PVDhyst}$	PVD迟滞 ⁽²⁾	—	—	100	—	mV
$V_{POR/PDR}$	VDD33电源上电/掉电复位阈值	上电过程	2.5	—	—	V
		掉电过程	—	—	2.2	V
$V_{BPOR/BPDR}$	VBAT33电源上电/掉电复位阈值	上电过程	1.9	—	—	V
		掉电过程	—	—	1.6	V

(1)、(2) 由设计保证, 不再生产测试中进行。

3.2.4 工作电流

除非特别说明, 下表中给出的参数是使用推荐工作条件列出的电源引脚典型值供电电压和环

境温度下测量得出。

表 3-5 VDD 电源功耗⁽¹⁾

符号	工作模式	条件	FCLK (MHz)	典型值	最大值		单 位
					T _A =25℃	T _A =85℃	
I _{dd}	运行模式 (RUN)	外设全开	240	80	85	125	mA
			180	64	70	110	mA
		外设全关	240	52	57	92	mA
			180	42	47	82	mA
		外设全开 CPU休眠	240	64	69	112	mA
			180	51	57	100	mA
		外设全关 CPU休眠	240	35	40	71	mA
			180	30	35	66	mA
I _{dd_stop}	STOP模式	—		2	2.5	7	mA
I _{dd_standby}	StandBy模式			10	15	30	uA
I _{dd_PD}	PowerDown模式			3	5	10	uA

(1)、料号中 RAM 1MB 型号对应的工作电流

表 3-6 VDD 电源功耗⁽²⁾

符号	工作模式	条件	FCLK (MHz)	典型值	最大值		单 位
					T _A =25℃	T _A =85℃	
I _{dd}	运行模式 (RUN)	外设全开	240	140	145	170	mA
			180	110	115	145	mA
		外设全关	240	60	65	90	mA
			180	50	65	90	mA
		外设全开 CPU休眠	240	125	130	155	mA
			180	100	105	140	mA
		外设全关 CPU休眠	240	40	45	75	mA
			180	40	45	70	mA
I _{dd_stop}	STOP模式	—		5	7	10	mA
I _{dd_standby}	StandBy模式			3	4	6	mA
I _{dd_PD}	PowerDown模式			2.5	3.5	5	mA

(2)、料号中 RAM 9MB 型号对应的工作电流

表 3-7 VBAT33 电源电流

符号	描述	条件	典型值	最大值		单位
				T _A =25°C	T _A =85°C	
I _{vbat33}	备用电池电源域	VDD33=3.3V, VBAT33=3V	0.4	0.6	1	uA
	功耗	VDD33=0V, VBAT33=3V	1.7	2.1	3.2	uA

3.2.5 外部时钟特性

除非特别说明,下表中给出的参数是使用推荐工作条件列出的电源引脚典型值供电电压和环境温度下测量得出。

表 3-8 外部高速时钟 (HSE)

符号	描述	条件	最小值	典型值	最大值	单位
F _{hse_in}	振荡器时钟频率	—	—	12	—	MHz
T _{su(hse)}	振荡器起振时间 ⁽¹⁾	C _L =22PF	—	2	—	ms
I _{dd(hse)}	HSE振荡器功耗 ⁽²⁾	—	—	500	—	uA

表 3-9 外部低速时钟 (LSE)

符号	描述	条件	最小值	典型值	最大值	单位
F _{lse_in}	振荡器时钟频率		—	32.768	—	KHz
T _{su(lse)}	振荡器起振时间 ⁽³⁾	C _L =22PF	—	3	—	s
I _{dd(lse)}	LSE振荡器功耗 ⁽⁴⁾	—	—	0.3	—	uA

(1)、(2)、(3)、(4) 由设计保证,不再生产测试中进行。

3.2.6 内部时钟特性

除非特别说明,下表中给出的参数是使用推荐工作条件列出的电源引脚典型值供电电压和环境温度下测量得出。

表 3-10 内部高速时钟 (HSI)

符号	描述	条件	最小值	典型值	最大值	单位
f _{hsi}	振荡器时钟频率	T _A =25°C	—	12	—	MHz
ACC _{hsi}	时钟精度	T _A =-40~85°C	-4	—	4	%
		T _A =25°C	-1	—	1	%
I _{dd(hsi)}	HSI振荡器功耗 ⁽¹⁾	T _A =25°C	—	100	—	uA

表 3-11 内部低速时钟 (LSI)

符号	描述	条件	最小值	典型值	最大值	单位
----	----	----	-----	-----	-----	----

F_{lsi_in}	振荡器时钟频率	$T_A=25^{\circ}\text{C}$	—	32.768	—	KHz
ACC_{lsi}	时钟精度	$T_A=-40\sim 85^{\circ}\text{C}$	-3	—	3	%
		$T_A=25^{\circ}\text{C}$	-1	—	1	%
$I_{dd(lsi)}$	LSI振荡器功耗 ⁽²⁾	$T_A=25^{\circ}\text{C}$	—	0.2	—	μA

(1)、(2) 由设计保证, 不再生产测试中进行。

3.2.7 GPIO 特性

除非特别说明, 下表中给出的参数是使用推荐工作条件列出的电源引脚典型值供电电压和环境温度下测量得出。

表 3-12 输入特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{IL}	5VT, TTa类型的 IO引脚输入低电 平电压	$2.7\text{V} \leq V_{DD33} \leq 3.6\text{V}$	—	—	$0.3 * V_{DD33}$	V
V_{IH}	5VT, TTa类型的 IO引脚输入高电 平电压	$2.7\text{V} \leq V_{DD33} \leq 3.6\text{V}$	$0.7 * V_{DD33}$	—	—	V
V_{hys}	电压迟滞	$V_{DD33}=3.3\text{V}$	0.1	—	0.3	V
I_{lkg}	输入漏电流 TTa、5VT类型IO	$V_{SS} \leq V_{IN} \leq V_{DD}^{(2)}$	—	—	± 0.1	μA
	输入漏电流 5VT类型IO	$V_{IN} = 5\text{V}$	—	—	± 3	μA
	输入漏电流 TTa类型IO	$V_{IN} = 3.3\text{V}$	—	—	1	mA
R_{PU}	内部上拉等效电 阻	—	—	70	—	$\text{k}\Omega$
R_{PD}	内部下拉等效电 阻	—	—	70	—	$\text{k}\Omega$
C_{IO}	I/O引脚的电容	—	—	—	5	pF

(1) 指 V_{DD33}

表 3-13 输出电压

符号	参数	条件	最小值	典型值	最大值	单位
V_{OL}	5VT, TtA类型的IO输出低电平电压	驱动能力配置=00 $I_{IO}=8mA$	—	—	0.4	V
V_{OH}	5VT, TtA类型的IO输出高电平电压	驱动能力配置=00 $I_{IO}=8mA$	$VDD-0.4$	—	—	V
V_{OL}	5VT, TtA类型的IO输出低电平电压	驱动能力配置=01 $I_{IO}=12mA$	—	—	0.4	V
V_{OH}	5VT, TtA类型的IO输出高电平电压	驱动能力配置=01 $I_{IO}=12mA$	$VDD-0.4$	—	—	V
V_{OL}	5VT, TtA类型的IO输出低电平电压	驱动能力配置=10 $I_{IO}=16mA$	—	—	0.4	V
V_{OH}	5VT, TtA类型的IO输出高电平电压	驱动能力配置=10 $I_{IO}=16mA$	$VDD-0.4$	—	—	V
V_{OL}	5VT, TtA类型的IO输出低电平电压	驱动能力配置=11 $I_{IO}=20mA$	—	—	0.4	V
V_{OH}	5VT, TtA类型的IO输出高电平电压	驱动能力配置=11 $I_{IO}=20mA$	$VDD-0.4$	—	—	V

表 3-14 AC 特性 ⁽¹⁾

OSPEEDRy[1:0]	参数	条件	最小值	典型值	最大值	单位
00	上升/下降时间	$3V \leq VDD33 \leq 3.6V$ $CL=11pF$	—	—	5	ns
		$2.7V \leq VDD33 < 3V$ $CL=11pF$	—	—	6	
	最大频率 ⁽²⁾	$VDD \geq 3V$ $CL=11pF$	—	—	65	Mhz
		$VDD \geq 2.7V$	—	—	50	

		CL=11pF				
01	上升/下降时间	$3V \leq V_{DD33} \leq 3.6V$ CL=11pF	—	—	4	ns
		$2.7V \leq V_{DD33} < 3V$ CL=11pF	—	—	5	
	最大频率	$3V \leq V_{DD33} \leq 3.6V$ CL=11pF	—	—	80	Mhz
		$2.7V \leq V_{DD33} < 3V$ CL=11pF	—	—	65	
10	上升/下降时间	$3V \leq V_{DD33} \leq 3.6V$ CL=11pF	—	—	3	ns
		$2.7V \leq V_{DD33} < 3V$ CL=11pF	—	—	4	
	最大频率	$3V \leq V_{DD33} \leq 3.6V$ CL=11pF	—	—	100	Mhz
		$2.7V \leq V_{DD33} < 3V$ CL=11pF	—	—	80	
11	上升/下降时间	$3V \leq V_{DD33} \leq 3.6V$ CL=11pF	—	—	2	ns
		$2.7V \leq V_{DD33} < 3V$ CL=11pF	—	—	3	
	最大频率	$3V \leq V_{DD33} \leq 3.6V$ CL=11pF	—	—	150	Mhz
		$2.7V \leq V_{DD33} < 3V$ CL=11pF	—	—	100	

(1) AC 特性由设计保证，不在生产中测试。

(2) 在信号负载电容为表中 CL 值时，如果信号的（上升时间+下降时间） $\leq (2/3)$ 时钟周期且占空比在（45%~55%）之间，则为最大频率。

3.2.8 NRST PIN 特性

除非特别说明,下表中给出的参数是使用推荐工作条件列出的电源引脚典型值供电电压和环境温度下测量得出。

表 3-15 NRST PIN 特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{IL}	NRST 输入低电平电压	—	—	—	1.1	V
V_{IH}	NRST 输入高电平电压	—	1.7	—	—	

V_{hys}	NRST 施密特触发器电压迟滞	—	—	600	—	mV
R_{PU}	内部上拉等效电阻	$V_{\text{IN}}=V_{\text{SS}}$	—	30	—	k Ω
V_{F}	NRST 输入滤波脉冲	—	—	—	100	ns
V_{NF}	NRST 输入非滤波脉冲	—	300	—	—	ns

3.2.9 USB 特性

除非特别说明,下表中给出的参数是使用推荐工作条件列出的电源引脚典型值供电电压和环境温度下测量得出。

表 3-16 USB1 (全速) 特性

符号		参数	条件	最小值	典型值	最大值	单位
Input levels	VDD33	工作电压	—	2.7	3.3	3.6	V
	VDI	差分输入灵敏度	—	0.2	—	—	V
	VCM	差分共模范围	—	0.8	—	2.5	V
	VSE	单端接收阈值	—	1.3	—	2.0	V
Output levels	VOL	静态输出低电平电压	RL of 1.5K to 3.3V	—	—	0.3	V
	VOH	静态输出高电平电压	RL of 15K to GND	2.8	—	3.6	V

表 3-17 USB2 (高速) 特性

符号	参数	条件	最小值	典型值	最大值	单位
VDD33	工作电压		3 ⁽¹⁾	3.3	3.6	V

(1)、USB2 的电压可以低于 3.3V, 但低工作电压下, 可以满足通信功能要求, 但无法保证其稳定性。

3.2.10 ADC 特性

除非特别说明,下表中给出的参数是使用推荐工作条件列出的电源引脚典型值供电电压和环境温度下测量得出。

表 3-18 ADC1\2\3 IN0~15 特性

符号	参数	条件	最小值	典型值	最大值	单位
VDD33	供电电压	—	2.7	3.3	3.6	V
$V_{\text{REF+}}$	正参考电压	—	2.7	3.3	VDD33	
F_{adc}	ADC 时钟频率	—	0.6	18	40	MHz
V_{AIN}	转换电压范围	ADC1\2\3	0.05		VDD33	V

		IN0~15				
R_{AIN}	外部输入阻抗	—	—	—	1	k Ω
I_{vdda}	ADC 模块功耗			1.8	2	mA

3.2.11 DAC 特性


除非特别说明, 下表中给出的参数是使用推荐工作条件列出的电源引脚典型值供电电压和环境温度下测量得出。

表 3-19 DAC 特性

符号	参数	条件	最小值	典型值	最大值	单位
VDD33	供电电压	—	2.7	3.3	3.6	V
VREF+	参考电压	—	—	VDD33	—	V
VSSA	地线	—	0	—	0	V
Offset	偏移误差	VDD33=3.3V $T_A=25^{\circ}\text{C}$	—	—	13	mV
I_{out}	输出电流	Buffer ON	—	—	3	mA
		Buffer OFF	—	—	50	μA
I_{work}	工作电流	Buffer ON 输出0x800	—	550	—	μA
		Buffer ON 输出0xF1C	—	920	—	μA
		Buffer OFF 输出0x800	—	170	—	μA
		Buffer OFF 输出0xF1C	—	475	—	μA

4 封装尺寸

4.1 QFN68







图 4-1 MH2435 QFN68 8mm*8mm 封装尺寸图

4.2 QFN88






图 4-2 MH2435 QFN88 10mm*10mm 封装尺寸图